摘要:为实现CCD相机高清图像数据的处理, 设计了一种基于FPGA的高速桥接平台, 提出硬件模块的实现方案。在FPGA内部, 使用Verilog HDL对底层电路进行描述; 详细阐述了基于FPGA的SATAⅡ接口管理实现方案, 给出主机端上电初始化模块和设备端上电初始化模块的状态机设计; 说明利用DRP (Dynamic Reconfiguration Port)使SATAⅡ接口向下兼容SATAⅠ接口的实现方法, 设计了速度协商状态机。最后在实验平台上通过板级调试, 固态硬盘和主机成功通讯, 满足SATAⅡ接口的速度要求, 可以用作高清图像处理算法的移植平台。